

实验三 时序部件的实现

一、实验目的

1. 了解模型机中 SM 的作用。
2. 熟悉指令寄存器、状态寄存器、程序计数器、寄存器组的工作原理
3. 学会使用 VERILOG 语言设计时序电路。

二、实验背景

1. SM

模型机中所有指令都要求两个周期完成，其中一个周期读取指令，一个周期执行指令。如何区分当前周期是取指令还是执行指令呢？这就需要SM配合。

SM为0是读取指令周期；SM为1是执行指令周期，如图1所示。




图 1 SM 的作用

SM的端口及功能如下：




图 2 SM 的端口

表 1 SM 的端口说明

端口名	I/O	描述
clk	Input	时钟信号
sm_en	Input	使能信号
sm	Output	1 位输出

表 2 SM 的功能

clk	sm_en	sm	备注
下降沿	1	sm 取反	sm 初始值为 0

2、指令寄存器IR

指令寄存器（IR，Instruction Register）用于暂存当前要执行的指令。
指令寄存器将总线送来的指令存入8位寄存器中，但并不是每次总线上的数据都需要寄存，因为总线上有时传输指令，有时传输数据。当控制信号LD_IR为1时，指令寄存器在时钟信号CLK的下降沿将总线传输的指令写入寄存器。

指令寄存器 IR 是一个 8 位寄存器。其端口及功能如下图所示：




图 3 指令寄存器 IR 的端口

表 3 指令寄存器 IR 端口说明

端口	I/O	描述
clk	Input	时钟信号
ld_ir	Input	装载使能信号
a[7:0]	Input	8 位输入
x[7:0]	Output	8 位输出

表 4 指令寄存器 IR 的功能表

clk	ld_ir	x	备注
下降沿	1	a	X 初始值 00000000

3、状态寄存器PSW

状态寄存器PSW是计算机系统的核心部件——运算器的扩展部分，有些机器也将PSW称为标志寄存器FR（Flag Register）。本模型机PSW用来存放SUB指令执行结果的状态标志，如果 $R_d > R_s$ ，则 $G=1$ ，否则 $G=0$ 。。

本模型机 PSW 是一个 1 位寄存器。其端口及功能如下：




图 4 状态寄存器 PSW 的端口

表 5 状态寄存器 PSW 的端口说明

端口名	I/O	描述
clk	Input	时钟信号
g_en	Input	使能信号
g	Input	1 位输入
gf	Output	1 位输出

表 6 状态寄存器 PSW 的功能表

clk	g_en	gf	备注
下降沿	1	g	gf 初始值为 0

4. 程序计数器PC

程序计数器PC存储当前指令在RAM中存放的地址。

CPU执行一条指令，根据PC中存放的指令地址，将指令从RAM读出写入指令寄存器IR中，此过程称为“读取指令”。在每条指令读取后，程序计数器PC中的地址自动加1，指向下一条指令在RAM中的存放地址。跳转指令如JMP、JG让程序跳转至指定地址去执行，这时PC需要装载跳转地址。

模型机的程序计数器PC是一个8位计数器，其端口及功能如下：




图 5 程序计数器 PC 的端口

表 7 程序计数器 PC 的端口介绍

端口名	I/O	描述
clk	Input	时钟信号
ld_pc	Input	装载控制信号
in_pc	Input	自加 1 控制信号
a[7:0]	Input	8 位输入
c[7:0]	Output	8 位输出

表 8 程序计数器 PC 的功能表

clk	in_pc	ld_pc	c	备注
下降沿	1	0	c=c+1	PC 初始值为 00000000 (第一条指令在 RAM 中的存放地址)
下降沿	0	1	a	

5. 通用寄存器组

通用寄存器组主要用来保存操作数或运算结果等信息，减少对存储器 RAM 的读写操作，节省访问存储器的时间。

模型机的通用寄存器组包含4个8位寄存器R0、R1、R2、R3，可对这4个寄存器进行读写操作。

表 9 通用寄存器组

寄存器	寄存器编号
R0	00
R1	01
R2	10
R3	11

通用寄存器组的端口及功能如下：




图 6 通用寄存器组的端口

表 10 通用寄存器组的端口说明

端口	I/O	描述
clk	Input	时钟信号
we	Input	写控制信号
sr[1:0]	Input	源寄存器的选择信号
dr[1:0]	Input	目的寄存器的选择信号
i[7:0]	Input	8 位输入
s[7:0]	Output	源寄存器的数据输出
d[7:0]	Output	目的寄存器的数据输出

表 11 通用寄存器组的功能表

操作	clk	we	功能
读	X	X	根据 sr 选择寄存器 R0、R1、R2、R3 中的一个从 S 口输出 sr=00, S=R0; sr=01, S=R1; sr=10, S=R2; sr=11, S=R3; 根据 dr 选择寄存器 R0、R1、R2、R3 中的一个从 D 口输出 dr=00, D=R0; dr=01, D=R1; dr=10, D=R2; dr=11, D=R3;
写	下降沿	1	控制信号 WE 为 1，在 clk 下降沿将外部输入 i 写入 dr 指定的寄存器 dr=00, R0=i; dr=01, R1=i; dr=10, R2=i; dr=11, R3=i;

三、实验内容

1. 用 VERILOG 语言设计 SM;
2. 用 VERILOG 语言设计一个 8 位的指令寄存器 IR;
3. 用 VERILOG 语言设计一个 1 位的状态寄存器 PSW;
4. 用 VERILOG 语言设计一个 8 位的程序计数器 PC;
5. 用 VERILOG 语言设计 4 个 8 位寄存器组成的寄存器组，实现读写操作;

四、实验要求

1. 基于 Quartus II 创建工程，采用 VERILOG 语言分别描述 SM、指令寄存器 IR、状态寄存器 PSW、程序计数器 PC 以及通用寄存器组。
2. 编译（compilation）通过后，基于 Quartus II 进行仿真验证，测试电路的正确性。
3. 在 Tool 下用 netlist viewer 查看 RTL viewer，了解语句描述对应的 RTL 视图。
4. 仿真验证正确后，将.v 文件压缩为.zip，提交至评测平台测试。
5. 撰写实验报告，将报告和工程文件提交至学习通平台的实验作业中。

五、思考题

1. 采用 VERILOG 语言描述时序部件应该采用阻塞赋值语句还是非阻塞赋值语句？
2. 寄存器组只有 WE 的控制信号，实现寄存器组读操作的电路是组合电路还是时序电路？请大致画出对寄存器组进行读操作的电路部分。
3. 一个部件包含组合电路和时序电路，若用 always 描述两种电路，试问这两种电路是写在一个 always 语句中还是用两个 always 语句分开描述？如何分开描述，描述方式有何不同？